对于DC,PLC控制柜厂家测试电路的时间常数是用波形图法确定的。
波形图法短路时间常数的确定方法如下:电路校正波形图上升曲线上纵坐标0.6324对应的横坐标为时间常数值。
测试电路的调整
快盈III 在调整试验回路时,应使用阻抗值可忽略不计的临时连接线B代替被试控制设备和电器,连接线B应尽可能靠近接线端子,接线端子用于连接被试控制设备和电器。
对于交流电,应调整电阻R和电抗器X,使大电流等于额定短路分断能力和所加电压下选定的功率因数。
为了从整定波形中确定被测控制设备和电器的短路连接能力,需要对电路进行调整,以保证其相位达到预期的连接电流值。
注意:施加的电压是开路电压。应产生的工频恢复电压为额定工作电压的1.05倍。对于DC,plc控制柜系统快盈III应调整电阻R和电抗器X,使大电流等于额定短路分断能力和试验电压下选定的时间常数。
试验电路各极同时通电,记录电流波形曲线的时间至少为0.1s,对于DC开关控制设备和电器,在整定电流波形曲线达到峰值前其触点断开的情况下,可以在电路上连接一个额外的纯电阻来记录整定波形,以保证用表示的电流上升率与规定的试验电流和时间常数相同。plc自动化控制柜的附加电阻应使整定电流波形曲线的峰值至少等于分断电流的峰值。在实际测试中,应该去掉这个电阻。